Serwisy internetowe Uniwersytetu Warszawskiego | USOSownia - uniwersyteckie forum USOSoweNie jesteś zalogowany | zaloguj się
katalog przedmiotów - pomoc

Programowanie układów FPGA

Informacje ogólne

Kod przedmiotu: 1100-FPGA-OG Kod Erasmus / ISCED: 11.303 / (0612) Database and network design and administration
Nazwa przedmiotu: Programowanie układów FPGA
Jednostka: Wydział Fizyki
Grupy: Przedmioty ogólnouniwersyteckie na Uniwersytecie Warszawskim
Przedmioty ogólnouniwersyteckie ścisłe i spoza UW
Przedmioty ogólnouniwersyteckie Wydziału Fizyki
Strona przedmiotu: http://www.fuw.edu.pl/~pablo/fpga
Punkty ECTS i inne: 7.00
zobacz reguły punktacji
Język prowadzenia: polski
Rodzaj przedmiotu:

ogólnouniwersyteckie

Założenia (opisowo):

Od uczestników wymagana jest umiejętność analizy funkcjonowania układu bramek logicznych i tworzenia układów cyfrowych realizujących zadane funkcje. Uczestnicy powinni mieć doświadczenie w tworzeniu programów komputerowych (w dowolnym języku). W czasie zajęć uczestnicy będą tworzyć oprogramowanie w językach Python (w podstawowym zakresie), C, C++ oraz w środowisku systemu Linux.

Skrócony opis:

Kurs programowania układów FPGA w językach opisu sprzętu VHDL i System Verilog.

Zajęcia odbywają się w sali B1.01

Pełny opis:

Celem zajęć jest nauka projektowania cyfrowych układów elektronicznych z wykorzystaniem języków VHDL i System Verilog oraz implementacji w programowalnych układach FPGA. Podczas projektowania układów będziemy korzystać m.in. z gotowych elementów sprzętowych (ang. IP cores) oraz integrować układy z systemami mikroprocesorowymi w oparciu o procesory syntezowane i rzeczywiste, z wykorzystaniem systemów operacyjnych takich jak Linux.

W drugim semestrze studenci zgłaszają opracowane przez siebie projekty wykorzystujące FPGA wraz z kosztorysem i harmonogramem. Po omówieniu wszystkich projektów, w porozumieniu z prowadzącym, studenci realizują wspólnie wybrane projekty.

Uczestnicy muszą zarejestrować się na przedmiot w systemie USOS w ramach limitu miejsc.

Literatura:

Mark Zwoliński, „Digital System Design with System Verilog”, Prentice-Hall, 2010

Peter J. Ashenden, „The Designer's Guide to VHDL”, Morgan Kaufmann Publishers, 2008

James K. Peckol, „Embedded Systems: A Contemporary Design Tool”, Wiley, 2008

Volnei A. Pedroni, „Circuit Design with VHDL”, The MIT Press, 2004

Mark Zwoliński, „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL”, Wydawnictwa Komunikacji i Łączności, 2002

Józef Kalisz, „Język VHDL w praktyce”, Wydawnictwa Komunikacji i Łączności, 2002

Efekty kształcenia:

Student potrafi:

- opisać układ elektroniczny w językach opisu sprzętu VHDL i System Verilog,

- zintegrować zaprojektowany układ elektroniczny z układem mikroprocesorowym (z wykorzystaniem zsyntezowanego lub rzeczywistego procesora),

- zaimplementować projekt w rzeczywistym układzie FPGA,

- sprawdzić poprawność implementacji,

- przygotować projekt układu wraz z kosztorysem i harmonogramem realizacji projektu,

- współpracować w grupie, wykonując przydzieloną mu część zadań przy realizacji wybranego studenckiego projektu.

Metody i kryteria oceniania:

Ocena zostanie wystawiona na podstawie wyników testu oraz wykonania projektu.

Zajęcia w cyklu "Rok akademicki 2017/18" (zakończony)

Okres: 2017-10-01 - 2018-06-10
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć: Laboratorium, 90 godzin, 7 miejsc więcej informacji
Koordynatorzy: Paweł Klimczewski, Piotr Nieżurawski
Prowadzący grup: Paweł Klimczewski, Piotr Nieżurawski
Lista studentów: (nie masz dostępu)
Zaliczenie: Zaliczenie na ocenę

Zajęcia w cyklu "Rok akademicki 2018/19" (jeszcze nie rozpoczęty)

Okres: 2018-10-01 - 2019-06-08
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć: Laboratorium, 90 godzin, 7 miejsc więcej informacji
Koordynatorzy: Paweł Klimczewski, Piotr Nieżurawski
Prowadzący grup: Paweł Klimczewski, Piotr Nieżurawski
Lista studentów: (nie masz dostępu)
Zaliczenie: Zaliczenie na ocenę
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Uniwersytet Warszawski.